PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2003-188727

(43)Date of publication of application: 04.07.2003

(51)Int.CI.

HO3M 1/44

(21)Application number: 2001-384369

(71)Applicant: SANYO ELECTRIC CO LTD

(22)Date of filing:

18.12.2001

(72)Inventor: NIKAI NORIHIRO


KATO KENICHI KIMURA YASUYUKI TANI KUNIYUKI WADA ATSUSHI

(54) ANALOG/DIGITAL CONVERTER CIRCUIT

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a pipeline type analog/digital (A/D) converter circuit in which a change in the voltage range of an analog input signal or change of an input system between a differential double end input and a single end input can be easily performed without redesigning a circuit configuration.

SOLUTION: When the voltage range of the analog input signal is VINp-p, the full scale range of a sub A/D converter 9 is switched to VINp-p, and the gain of an operational amplifier circuit 11a is switched into single. When the voltage range of the analog input signal is VINp-p/2, the full scale range of the sub A/D converter 9 is switched to VINp-p/2 and the gain of the operational amplifier circuit 11a is switched into double.



LEGAL STATUS

[Date of request for examination]

16.05.2003

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3733062

[Date of registration] 21.10.2005
[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2003-188727 (P2003-188727A)

(43)公開日 平成15年7月4日(2003.7.4)

(51) Int.Cl.7

識別記号

FΙ

テーマコード(参考)

H03M 1/44

H03M 1/44

5 J O 2 2

審査請求 未請求 請求項の数15 OL (全 27 頁)

(21)出願番号	特願2001-384369(P2001-384369)	(71)出顧人	000001889 三洋電機株式会社
(22)出顧日	平成13年12月18日 (2001, 12.18)	(72)発明者	大阪府守口市京阪本通2丁目5番5号 二改 教広 大阪府守口市京阪本通2丁目5番5号 三
			洋電機株式会社内
		(72)発明者	加藤 健一 大阪府守口市京阪本通2丁目5番5号 三 洋電機株式会社内
		(74)代理人	100098305 弁理士 福島 祥人


最終頁に続く

(54) 【発明の名称】 アナログーデジタル変換回路

(57)【要約】

【課題】 回路構成の再設計を行うことなくアナログ人力信号の電圧レンジの変更または差動ダブルエンド入力とシングルエンド入力との間の入力方式の変更を容易に行うことができるパイプライン型アナログーデジタル変換回路を提供することである。

【解決手段】 アナログ入力信号の電圧レンジがVIN。。のときに、サブA/Dコンバータ9のフルスケールレンジはVIN。。 に切り替えられ、演算増幅回路11aの利得は1倍に切り替えられる。アナログ入力信号の電圧レンジがVIN。。 /2のときに、サブA/Dコンバータ9のフルスケールレンジはVIN。。 /2 に切り替えられ、演算増幅回路11aの利得は2倍に切り替えられる。



1

【特許請求の範囲】

【請求項 1 】 複数段の回路からなる多段パイプライン 構成を有し、

最終段の回路を除く各段の回路は、

入力されたアナログ信号をデジタル信号に変換するアナ ログーデジタル変換器と、

前記アナログーデジタル変換器から出力されるデジタル 信号をアナログ信号に変換するデジタルーアナログ変換 器と、

入力されるアナログ信号と前記デジタル-アナログ変換 10 器から出力されるアナログ信号との差分を増幅する第1 の演算増幅回路とを備え、

最終段の回路は、入力されたアナログ信号をデジタル信 号に変換するアナログーデジタル変換器を含み、

最終段の回路を除く少なくとも1段の回路が、フルスケ ールレンジを複数段に切り替える切り替え手段を有する アナログ-デジタル変換器、フルスケールレンジを複数 段に切り替える切り替え手段を有するデジタルーアナロ グ変換器および利得を複数段に切り替える切り替え手段 を有する第1の演算増幅回路のうち少なくとも1つを含 み、および/または最終段の回路がフルスケールレンジ を複数段に切り替える切り替え手段を有するアナログー デジタル変換器を含むことを特徴とするアナログーデジ タル変換回路。

【請求項2】 最終段の回路を除く各段の回路は、入力 されたアナログ信号を増幅して前記第1の演算増幅回路 に与える第2の演算増幅回路をさらに含み、最終段の回 路を除く少なくとも1段の回路の前記第2の演算増幅回 路は、利得を複数段に切り替える切り替え手段を有する ことを特徴とする請求項1記載のアナログーデジタル変 30 容量を含み、 換回路。

【請求項3】 最終段の回路を除く少なくとも1段の回 路の前記第1の演算増幅回路は、利得を複数段に切り替 える切り替え手段を有することを特徴とする請求項1ま たは2記載のアナログーデジタル変換回路。

【請求項4】 少なくとも1段の回路の前記アナログー デジタル変換器は、フルスケールレンジを複数段に切り 替える切り替え手段を有することを特徴とする請求項1 ~3のいずれかに記載のアナログ-デジタル変換回路。

【請求項5】 最終段の回路を除く少なくとも1段の回 40 路の前記デジタル-アナログ変換器は、フルスケールレ ンジを複数段に切り替える切り替え手段を有することを 特徴とする請求項1~4のいずれかに記載のアナログー デジタル変換回路。

【請求項6】 前記少なくとも1段の回路の前記第2の 演算増幅回路は、入力容量、帰還容量および演算増幅器 を有し、入力されたアナログ信号を前記入力容量の値お よび前記帰還容量の値により定まる利得で増幅し、

前記切り替え手段は、前記入力容量の値および前記帰還

むことを特徴とする請求項2記載のアナログーデジタル 変換回路。

【請求項7】 前記可変部は、前記入力容量または前記 帰還容量の一部を切り離された状態または短絡された状 態に切り替える切り替え部を含むことを特徴とする請求 項6記載のアナログーデジタル変換回路。

【請求項8】 前記少なくとも1段の回路の前記第1の 演算増幅回路は、入力容量、帰還容量および演算増幅器 を有し、入力されたアナログ信号を前記入力容量の値お よび前記帰還容量の値により定まる利得で増幅し、

前記切り替え手段は、前記入力容量の値および前記帰還 容量の値の少なくとも一方を可変に設定する可変部を含 むことを特徴とする請求項3記載のアナログーデジタル 変換回路。

【請求項9】 前記可変部は、前記入力容量または前記 帰還容量の一部を切り離された状態または短絡された状 態に切り替える切り替え部を含むことを特徴とする請求 項8記載のアナログーデジタル変換回路。

【請求項10】 前記帰還容量は、前記演算増幅器の入 力端子と出力端子との間に並列または直列に設けられた 第1および第2の容量を含み、

前記切り替え部は、前記第2の容量に直列または並列に 接続されたことを特徴とする請求項9記載のアナログ-デジタル変換回路。

【請求項11】 前記切り替え部は、前記演算増幅器の 出力端子に接続されたことを特徴とする請求項10記載 のアナログーデジタル変換回路。

【請求項12】 前記入力容量は、前記演算増幅器の入 力端子に並列または直列に設けられた第1および第2の

前記切り替え部は、前記第2の容量に直列または並列に 接続されたことを特徴とする請求項9記載のアナログー デジタル変換回路。

【請求項13】 前記切り替え部前は、前記第2の容量 の入力側に接続されたことを特徴とする請求項12記載 のアナログーデジタル変換回路。

【請求項14】 少なくとも1段の回路の前記アナログ - デジタル変換器は、複数の基準電圧を発生する基準電 圧発生回路と、前記基準電圧発生回路により発生された 複数の基準電圧を入力されたアナログ信号と比較する複 数の比較器とを含み、

前記切り替え手段は、前記基準電圧発生回路により発生 される複数の基準電圧を可変に設定する可変部を含むこ とを特徴とする請求項4記載のアナログーデジタル変換

【請求項15】 最終段の回路を除く少なくとも1段の 回路の前記デジタルーアナログ変換器は、基準電圧を発 生する基準電圧発生回路と、共通の端子に接続される複 数の容量と、前記基準電圧発生回路と前記複数の容量と 容量の値の少なくとも一方を可変に設定する可変部を含 50 の間に接続され、入力されるデジタル信号に応じて前記

基準電圧発生回路により発生された基準電圧を前記複数 の容量にそれぞれ与える複数のスイッチとを含み、 前記切り替え手段は、前記基準電圧発生回路により発生 される基準電圧を可変に設定する可変部を含むことを特 徴とする請求項5記載のアナログーデジタル変換回路。 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、多段パイプライン (ステップフラッシュ) 構成を有するアナログーデジタ ル変換回路に関する。

[0002]

【従来の技術】近年、ビデオ信号のデジタル処理技術の 進歩に伴い、ビデオ信号処理用のアナログーデジタル変 換回路(A/Dコンバータ)の需要が大きくなってい る。ビデオ信号処理用のアナログーデジタル変換回路に は高速変換動作が要求されるため、従来、2ステップフ ラッシュ(2ステップパラレル)方式が広く用いられて

【0003】しかし、変換ビット数の増大に伴い、2ス テップフラッシュ方式では十分な変換精度が得られなく 20 なってきたため、多段パイプライン(ステップフラッシ ュ) 構成を有するアナログーデジタル変換回路が開発さ

【0004】図23は特開平11-88172号公報に 開示された従来のアナログーデジタル変換回路を示すブ ロック図である。図23のアナログーデジタル変換回路 100は、10ビット4段パイプライン構成を有する。 【0005】図23において、アナログーデジタル変換 回路100は、サンプルホールド回路2、1段目~4段 目の回路3~6、複数のラッチ回路7 および出力回路8 30 【0011】1段目の回路3において、サブA/Dコン から構成されている。

【0006】1段目(初段)~3段目の回路3,4,5 iは、サブA/Dコンバータ9、D/Aコンバータ10、 演算増幅回路11、減算回路12および演算増幅回路1 3を備える。減算回路12および演算増幅回路13が減 算増幅回路14を構成する。1段目の回路3内の演算増 幅回路11の利得は1であり、1段目の回路3内の演算 増幅回路13および2段目および3段目の回路4,5内 の演算増幅回路11,13の利得は2である。4段目

* 備える。

【0007】1段目の回路3は4ビット構成、2~4段 目の回路4~6はそれぞれ2ビット構成である。1~3 段目の回路3~5において、サブA/Dコンバータ9お よびD/Aコンバータ10のビット数(ビット構成)は 同じに設定されている。

4

[0008]

【発明が解決しようとする課題】ここで、上記のアナロ グーデジタル変換回路 100 では、アナログ入力信号V 10 inの電圧レンジをVIN。.。とすると、1段目の回路 3内のサブA/Dコンバータ9のフルスケールレンジは アナログ入力信号の電圧レンジVIN。.。と等しい。2 ~4段目の回路4~6内のサブA/Dコンパータ9のフ ルスケールレンジはそれぞれ1~3段目の回路3~5の 減算増幅回路14の出力電圧レンジVIN。.。/8と等

【0009】また、1段目の回路3内のD/Aコンバー タ10のフルスケールレンジはサブA/Dコンバータ9 と同様にアナログ入力信号Vinの電圧レンジVIN 。。と等しい。2段目および3段目の回路4,5内のD /A コンパータ10の電圧のフルスケールレンジは利得 2を有する演算増幅回路11の出力電圧レンジとの整合 を取るためにサブA/Dコンパータ9のフルスケールレ ンジの2倍のVIN。.../4となる。

【0010】次に、図23のアナログーデジタル変換回 路1の動作を説明する。サンプルホールド回路2は、ア ナログ入力信号Vinをサンプリングして一定時間保持 する。サンプルホールド回路2から出力されたアナログ 入力信号Vinは、1段目の回路3へ転送される。

バータ9は、電圧レンジVIN。このアナログ入力信号 Vinに対してアナログーデジタル変換を行う。ここ で、サブA/Dコンバータ9のフルスケールレンジは、 上記のようにVIN。。である。サブA/Dコンパータ 9のアナログーデジタル変換結果であるデジタル出力 (2°, 2°, 2′, 2°)は、D/Aコンバータ10 へ転送されるとともに、4つのラッチ回路7を介して出 力回路8へ転送される。D/Aコンバータ10の正規出 力電圧レンジは、次式のように表される。

(最終段)の回路6は、サブA/Dコンバータ9のみを*40 【0012】

(1段目の分解能-1)×(D/Aコンバータ10のフルスケールレンジ)/

(1段目の分解能)

 $= (2^4 - 1) \times (V I N_{e-e}) / 2^4$

 $= 15 V I N_{e-} / 16$

一方、演算増幅回路11は、アナログ入力信号Vinを ※1の出力電圧レンジは、次式のように表される。 サンプリングして増幅および保持する。演算増幅回路1% [0013]

(アナログ入力信号Vinの電圧レンジVIN。。)×(演算増幅回路11の

 $= V I N_{p-p} \times 1$

 $= V I N_{P-P}$

減算増幅回路14は、演算増幅回路11から出力された アナログ入力信号VinとD/Aコンバータ10のD/ A変換結果とを減算して増幅する。減算増幅幅回路14

の出力は、2段目の回路4へ転送される。1段目の減算*

*増幅回路14の出力電圧レンジは、次式のように表され る。

[0014]

((演算増幅回路11の出力電圧レンジ) - (D/Aコンバータ10の正規出 力電圧レンジ))×(減算増幅回路14の利得)

= (($V I N_{\bullet-\bullet}$) - (15 $V I N_{\bullet-\bullet}$ /16)) ×2 $= V I N_{P-P} / 8$

2段目の回路4においては、サブA/Dコンバータ9 A/D変換を行う。サブA/Dコンバータ9のA/D変 換結果は、D/Aコンバータ10へ転送されるととも

※る。これにより、2段目の回路4から中上位2ビットの が、1段目の回路3の減算増幅回路14の出力に対して 10 デジタル出力(2 $^\circ$, 2 $^\circ$)が得られる。D/Aコンパ ータ10の正規出力電圧レンジは、次式のように表され

に、3つのラッチ回路7を介して出力回路8へ転送され※ [0015]

(2段目の分解能-1)×(D/Aコンバータ10のフルスケールレンジ)/ (2段目の分解能)

= $(2^{2}-1) \times (V I N_{p-p} / 4) / 2^{2}$

 $= 3 V I N_{P-P} / 16$

一方、演算増幅回路11は、1段目の回路3の演算増幅 ★圧レンジは次式のように表される。 回路13の出力を増幅する。演算増幅回路11の出力電★ [0016]

(1段目の減算増幅回路14の出力電圧レンジ)×(演算増幅回路11の利得

 $= (V \mid N_{p-p} / 8) \times 2$ $= V I N_{P-P} / 4$

減算増幅回路14は、演算増幅回路11の出力とD/A ☆ される。2段目の減算増幅回路14の出力電圧のレンジ コンバータ10のD/A変換結果とを減算して増幅す る。減算増幅回路14の出力は、3段目の回路5へ転送☆

は、次式のように表される。 [0017]

((演算増幅回路11の出力電圧レンジ)-(D/Aコンバータ10の正規出

力電圧レンジ))×(減算増幅回路14の利得)

= (($V I N_{P-P} / 4$) - (3 $V I N_{P-}$, /16)) ×2 $= V I N_{P-P} / 8$

3段目の回路5においては、2段目の回路3の減算増幅 回路14の出力に対して2段目の回路4と同様の動作が 行われる。それにより、3段目の回路5から中下位2ビ ットのデジタル出力(2', 2')が得られる。各部の 出力電圧レンジは2段目の回路4と同様である。

【0018】4段目の回路6においては、3段目の回路 5の減算増幅回路14の出力に対してサブA/Dコンバ ータ9がA/D変換を行い、下位2ビットのデジタル出 力(2¹, 2°)が得られる。

力は、各ラッチ回路7を経て同時に出力回路8に到達す る。すなわち、各ラッチ回路7は各回路3~6のデジタ ル出力の同期をとるために設けられている。

【0020】出力回路8は、アナログ入力信号Vinの 10ビットのデジタル出力Doutを必要な場合はデジ タル補正処理後パラレル出力する。

【0021】このようにして、変換ビット数が増大し、 電源電圧の減少に伴いLSB(Least Significant Bi t) が小さくなっても、サブA/Dコンバータ9の分解 能を向上させることができ、十分な変換精度が得られ

る.

【0022】図24(a)は図23のアナログーデジタ ル変換回路の減算増幅回路の構成を示す回路図、図24 (b)は図24(a)の減算増幅回路の動作を説明する ための図である。

【0023】図24において、演算増幅器101の反転 入力端子はノードnbに接続され、非反転入力端子は接 地されている。また、演算増幅器101の出力端子はノ ードnoに接続されるとともにコンデンサ102を介し 【0019】1段目~4段目の回路3~6のデジタル出 40 て反転入力端子に接続されている。演算増幅器1の反転 入力端子と非反転入力端子との間にはスイッチSW1 が 接続され、ノードnbとノードnaとの間にコンデンサ 103が接続されている。ノードnaは、スイッチSW 2を介してノードn1に接続され、かつスイッチSW3を介してノードn2に接続されている。これらのスイッ チSW2,SW3は、通常CMOS(相補型金属酸化物 半導体)電界効果トランジスタからなるCMOSスイッ チにより構成される。

【0024】ノードnlに電圧V,が入力され、ノード 50 n2に電圧V,が入力され、ノードnoから電圧V。が 出力される。

【0025】 C C で、図24(b)を参照しながら図2 4(a)の減算増幅回路の動作を説明する。なお、コン デンサ101の容量値をCとし、コンデンサ103の容 量値をKCとし、接地電位をV。とする。Kは定数であ

【0026】まず、スイッチSW1およびスイッチSW 2をオンにし、スイッチSW3をオフにする。それによ り、ノードnaの電圧は V_1 となる。また、ノードnoの電圧は0となる。このとき、ノードnbの電荷Qaは 10 次式のようになる。

 $[0027]Qa = (V_c - V_1)KC$

次に、スイッチSW1をオフにした後、スイッチSW2 をオフにし、かつスイッチSW3をオンにする。それに より、ノードnaの電圧はV、となる。また、ノードn oの電圧はV。となる。このとき、ノードnbは仮想接 地するため、ノードnbの電荷Qbは次式のようにな る。

[0028]

 $Qb = (V_c - V_z) KC + (V_c - V_o) C$ ノードn b には電荷が抜け出る経路がないので、電荷保 存則によりQa=Qbとなる。したがって、次式が成立

 $[0029](V_{c}-V_{1})KC=(V_{c}-V_{2})KC$ $+ (V_{c} - V_{o}) C$

上式から、ノードnoの電圧V。は次式のようになる。 $[0030]V_0 = V_6 + (V_1 - V_2)K$

このようにして、電圧V,から電圧V,が減算され、そ の減算値がK倍に増幅される。

【0031】したがって、減算増幅回路は電圧V, と電 30 圧V, との差をコンデンサ103とコンデンサ102と の容量比で決まる利得によって出力する機能を有する。 例えば、KC=C(K=1)に設定することにより、減 算増幅回路に利得1倍のサンプルホールド機能を持たせ ることとなる。

【0032】図25は図23のアナログーデジタル変換 回路において用いられるサブA/Dコンバータの構成を 示す図である。

【0033】図25の並列型アナログーデジタルコンバ ータ9においては、複数のコンバレータ900が配置さ 40 変化の範囲が同じであっても、アナログ入力信号の電圧 れている。複数のコンバレータ900の一方の入力端子 にはアナログ入力電圧Vinが与えられ、他方の入力端 子には高電位側基準電圧VRTと低電位側基準電圧VR Bとの間の電圧を複数の抵抗Rで分圧することにより得 られる基準電圧がそれぞれ与えられる。各コンパレータ 900は、一方の入力端子の電圧と他方の入力端子の電 圧とを比較する。複数のコンパレータ900の比較結果 をエンコーダ910によってエンコードすることによ り、デジタルコードDcodeを得ることができる。

【0034】ところで、アナログーデジタル変換回路に 50 ナログーデジタル変換回路を提供することである。

与えるアナログ入力信号の電圧レンジを変更する場合、 またはアナログーデジタル変換回路に与えるアナログ入 力信号の方式を差動ダブルエンド入力とシングルエンド 入力とで変更する場合には、アナログーデジタル変換回

【0035】ここで、差動ダブルエンド入力およびシン グルエンド入力について説明する。図26(a),

路の仕様を変更する必要がある。

(b) は差動ダブルエンド入力およびシングルエンド入 力におけるアナログーデジタル変換を説明するための図 である。横軸はアナログ入力電圧VINを示し、縦軸は 出力されたデジタルコードDcodeを示す。

【0036】図26 (a) に示すように、差動ダブルエ ンド入力時においては、アナログ入力信号Vinの正側 アナログ入力電圧Vin(+)および負側アナログ入力 電圧Vin(-)が相補的に変化する。それにより、正 側アナログ入力電圧Vin(+)と負側アナログ入力電 圧Vin(-) との差分がアナログ入力信号Vinの電 圧レンジVIN Laとなる。

【0037】したがって、図26(a)に示すように、 20 正側アナログ入力電圧Vin(+)が1.0 Vから2. 0の範囲で変化し、負側アナログ入力電圧Vin (-) が2.0 Vから1.0 Vの範囲で変化する場合、アナロ グ入力信号Vinの電圧レンジはVin (+)-Vin (-)の演算から2.0∨となる。

【0038】一方、図26(b)に示すように、シング ルエンド入力時においては、正側アナログ入力電圧Vi n (+) のみが変化する。それにより、正側アナログ入 力電圧V i n (+) の電圧レンジがアナログ入力信号V inの電圧レンジとなる。

【0039】したがって、図26(b)に示すように、 正側アナログ入力電圧Vin(+)が1.0Vから2. 0 V の範囲で変化する場合、アナログ入力信号の電圧レ ンジは1.0Vとなる。

【0040】すなわち、差動ダブルエンド入力方式のア ナログ入力信号Vinの電圧レンジを2VIN。こ。とす ると、シングルエンド入力方式のアナログ入力信号Vi nの電圧レンジはVIN。.。となる。

【0041】このように、差動ダブルエンド入力方式と シングルエンド入力方式とでは、各アナログ入力電圧の レンジが異なることになる。

【0042】上記の従来のアナログーデジタル変換回路 では、アナログ入力信号の電圧レンジの変更を行う場 合、またはアナログ入力信号の入力方式の変更を行う場 合に、回路構成を再設計する必要がある。

【0043】本発明の目的は、回路構成の再設計を行う ことなくアナログ入力信号の電圧レンジの変更または差 動ダブルエンド入力とシングルエンド入力との間の入力 方式の変更を容易に行うことができるパイプライン型ア

[0044]

【課題を解決するための手段および発明の効果】(1) 第1の発明

第 1 の発明に係るアナログーデジタル変換回路は、複数 段の回路からなる多段パイプライン構成を有し、最終段 の回路を除く各段の回路は、入力されたアナログ信号を デジタル信号に変換するアナログーデジタル変換器と、 アナログ-デジタル変換器から出力されるデジタル信号 をアナログ信号に変換するデジタル-アナログ変換器 と、入力されるアナログ信号とデジタル-アナログ変換 10 器から出力されるアナログ信号との差分を増幅する第1 の演算増幅回路とを備え、最終段の回路は、入力された アナログ信号をデジタル信号に変換するアナログーデジ タル変換器を含み、最終段の回路を除く少なくとも1段 の回路が、フルスケールレンジを複数段に切り替える切 り替え手段を有するアナログ – デジタル変換器、フルス ケールレンジを複数段に切り替える切り替え手段を有す るデジタル-アナログ変換器および利得を複数段に切り 替える切り替え手段を有する第1の演算増幅回路のうち 少なくとも1つを含み、および/または最終段の回路が フルスケールレンジを複数段に切り替える切り替え手段 を有するアナログー デジタル変換器を含むものである。 【0045】本発明に係るアナログーデジタル変換回路 においては、最終段の回路を除く少なくとも 1 段の回路 が、フルスケールレンジを複数段に切り替える切り替え 手段を有するアナログ-デジタル変換器、フルスケール レンジを複数段に切り替える切り替える切り替え手段を 有するデジタル-アナログ変換器および利得を複数段に 切り替える切り替え手段を有する第1の演算増幅回路の うち少なくとも1つを含み、および/または最終段の回 30 路がフルスケールレンジを複数段に切り替える切り替え 手段を有するアナログーデジタル変換器を含むので、ア ナログーデジタル変換回路のフルスケールレンジ、デジ タルーアナログ変換器のフルスケールレンジおよび第 1 の演算増幅回路の利得のうち少なくとも1つを切り替え ることができる。

【0046】それにより、差動ダブルエンド入力方式を シングルエンド入力方式に変更することによりアナログ 入力信号の電圧レンジが変更されても、回路構成の再設 計が不要となる。また、シングルエンド入力のアナログ 40 入力信号の電圧レンジを変更する場合または差動ダブル エンド入力のアナログ入力信号の電圧レンジを変更する 場合にも、回路構成の再設計が不要となる。

【0047】したがって、回路構成の再設計を行うこと なくアナログ入力信号の電圧レンジの変更または差動ダ ブルエンド入力とシングルエンド入力との間の入力方式 の変更を容易に行うことができる。

【0048】その結果、アナログーデジタル変換回路の 開発期間の短縮化を図ることができるとともに、電圧レ 易に行うことができる。

【0049】(2)第2の発明

第2の発明に係るアナログーデジタル変換回路は、第1 の発明に係るアナログーデジタル変換回路の構成におい て、最終段の回路を除く各段の回路は、入力されたアナ ログ信号を増幅して第1の演算増幅回路に与える第2の 演算増幅回路をさらに含み、最終段の回路を除く少なく とも1段の回路の第2の演算増幅回路は、利得を複数段 に切り替える切り替え手段を有するものである。

10

【0050】この場合、少なくとも1段の回路の第2の 演算増幅回路の利得を複数段に切り替えることにより、 回路構成の再設計を行うことなくアナログ入力信号の電 圧レンジの変更または差動ダブルエンド入力とシングル エンド入力との間の入力方式の変更を容易に行うことが 可能となる。

【0051】(3)第3の発明

第3の発明に係るアナログ-デジタル変換回路は、第1 または第2の発明に係るアナログーデジタル変換回路の 構成において、最終段の回路を除く少なくとも 1 段の回 路の第1の演算増幅回路は、利得を複数段に切り替える 切り替え手段を有するものである。

【0052】この場合、少なくとも1段の回路の第1の 演算増幅回路の利得を複数段に切り替えることにより、 回路構成の再設計を行うことなくアナログ入力信号の電 圧レンジの変更または差動ダブルエンド入力とシングル エンド入力との間の入力方式の変更を容易に行うことが 可能となる。

【0053】(4)第4の発明

第4の発明に係るアナログ-デジタル変換回路は、第1 ~第3のいずれかの発明に係るアナログーデジタル変換 回路の構成において、少なくとも1段の回路のアナログ - デジタル変換器は、フルスケールレンジを複数段に切 り替える切り替え手段を有するものである。

【0054】この場合、少なくとも1段の回路のアナロ グーデジタル変換器のフルスケールレンジを複数段に切 り替え可能ることにより、回路構成の再設計を行うこと なくアナログ入力信号の電圧レンジの変更または差動ダ ブルエンド入力とシングルエンド入力との間の入力方式 の変更を容易に行うことが可能となる。

【0055】(5)第5の発明

第5の発明に係るアナログーデジタル変換回路は、第1 ~第4のいずれかの発明に係るアナログーデジタル変換 回路の構成において、最終段の回路を除く少なくとも1 段の回路のデジタルーアナログ変換器は、フルスケール レンジを複数段に切り替える切り替え手段を有するもの である。

【0056】との場合、少なくとも1段の回路のデジタ ルーアナログ変換器のフルスケールレンジを複数段に切 り替えることにより、回路構成の再設計を行うことなく ンジの最適化を最適化することにより低消費電力化を容 50 アナログ入力信号の電圧レンジの変更または差動ダブル エンド入力とシングルエンド入力との間の入力方式の変 更を容易に行うことが可能となる。

【0057】(6)第6の発明

第6の発明に係るアナログーデジタル変換回路は、第2の発明に係るアナログーデジタル変換回路の構成において、少なくとも1段の回路の第2の演算増幅回路は、入力容量、帰還容量および演算増幅器を有し、入力されたアナログ信号を入力容量の値および帰還容量の値により定まる利得で増幅し、切り替え手段は、入力容量の値および帰還容量の値の少なくとも一方を可変に設定する可 10変部を含むものである。

【0058】この場合、入力されたアナログ信号が入力 容量の値および帰還容量の値により定まる利得で増幅される。したがって、演算増幅器の入力容量の値および帰還容量の値の少なくとも一方を変更することにより、第2の演算増幅回路の利得を容易に切り替えることができる。

【0059】(7)第7の発明

第7の発明に係るアナログーデジタル変換回路は、第6 の発明に係るアナログーデジタル変換回路の構成におい 20 て、可変部は、入力容量または帰還容量の一部を切り離 された状態または短絡された状態に切り替える切り替え 部を含むものである。

【0060】との場合、切り替え部により入力容量または帰還容量の一部を切り離された状態または短絡された状態に切り替えることにより、演算増幅器の入力容量または帰還容量を変更することができる。それにより、第2の演算増幅回路の利得を容易に切り替えることができる。

【0061】(8)第8の発明

第8の発明に係るアナログーデジタル変換回路は、第3の発明に係るアナログーデジタル変換回路の構成において、少なくとも1段の回路の第1の演算増幅回路は、入力容量、帰還容量および演算増幅器を有し、入力されたアナログ信号を入力容量の値および帰還容量の値により定まる利得で増幅し、切り替え手段は、入力容量の値および帰還容量の値の少なくとも一方を可変に設定する可変部を含むものである。

【0062】この場合、入力されたアナログ信号が入力容量の値および帰還容量の値により定まる利得で増幅される。したがって、演算増幅器の入力容量の値および帰還容量の値の少なくとも一方を変更することにより、第1の演算増幅回路の利得を容易に切り替えることができる。

【0063】(9)第9の発明

第9の発明に係るアナログーデジタル変換回路は、第8 の発明に係るアナログーデジタル変換回路の構成におい て、可変部は、入力容量または帰還容量の一部を切り離 された状態または短絡された状態に切り替える切り替え 部を含むものである。 12

【0064】との場合、切り替え部により入力容量または帰還容量の一部を切り離された状態または短絡された状態に切り替えることより、演算増幅器の入力容量または帰還容量を変更することができる。それにより、第1の演算増幅回路の利得を容易に切り替えることができる。

【0065】(10)第10の発明

第10の発明に係るアナログーデジタル変換回路は、第 9の発明に係るアナログーデジタル変換回路の構成において、帰還容量は、演算増幅器の入力端子と出力端子と の間に並列または直列に設けられた第1および第2の容量を含み、切り替え部は、第2の容量に直列または並列 に接続されたものである。

【0066】切り替え部を接続状態にすると、演算増幅器の入力端子と出力端子との間に第1および第2の容量が並列または直列に接続される。それにより、帰還容量が増加または減少する。また、切り替え部を遮断状態にすると、演算増幅器の入力端子と出力端子との間に第1の容量のみが接続される。それにより、帰還容量が減少または増加する。

【0067】(11)第11の発明

第11の発明に係るアナログーデジタル変換回路は、第 10の発明に係るアナログーデジタル変換回路の構成に おいて、切り替え部は、演算増幅器の出力端子に接続さ れたものである。

【0068】第2の容量が切り替え部よりも出力側に接続されている場合、切り替え部が遮断状態に設定されても、第2の容量の寄生容量が充電される。それにより、利得の設定時に、寄生容量を考慮する必要が生じ、寄生30 容量のばらつきにより利得がばらつくことになる。ここでは、切り替え部が第2の容量よりも出力側に接続されることにより、切り替え部が遮断状態に設定された場合に切り替え部により第2の容量が出力端子から寄生容量とともに切り離される。したがって、利得の設定時に第2の容量の寄生容量を考慮する必要がなくなり、寄生容量のばらつきによる利得のばらつきがなくなる。

【0069】(12)第12の発明

第12の発明に係るアナログーデジタル変換回路は、第 9の発明に係るアナログーデジタル変換回路の構成にお 40 いて、入力容量は、演算増幅器の入力端子に並列または 直列に設けられたものである。

【0070】切り替え部を接続状態にすると、演算増幅器の入力端子に第1および第2の容量が並列または直列に接続される。それにより、入力容量が増加または減少する。また、切り替え部を遮断状態にすると、演算増幅器の入力端子に第1の容量のみが接続される。それにより、入力容量が減少または増加する。

【0071】(13)第13の発明

第13の発明に係るアナログーデジタル変換回路は、第 50 12の発明に係るアナログーデジタル変換回路の構成に 13

おいて、切り替え部は、第2の容量の入力側に接続され たものである。

【0072】第2の容量が切り替え部よりも入力側に接 続されている場合、切り替え部が遮断状態に設定されて も、第2の容量の寄生容量が充電される。それにより、 利得の設定時に、寄生容量を考慮する必要が生じ、寄生 容量のばらつきにより利得がばらつくことになる。ここ では、切り替え部が第2の容量よりも入力側に接続され ることにより、切り替え部が遮断状態に設定された場合 に切り替え部により第2の容量が入力信号を受けるノー ドから寄生容量とともに切り離される。したがって、利 得の設定時に第2の容量の寄生容量を考慮する必要がな くなり、寄生容量のばらつきによる利得のばらつきがな くなる。

【0073】(14)第14の発明

第14の発明に係るアナログーデジタル変換回路は、第 4の発明に係るアナログーデジタル変換回路の構成にお いて、少なくとも1段の回路のアナログーデジタル変換 器は、複数の基準電圧を発生する基準電圧発生回路と、 基準電圧発生回路により発生された複数の基準電圧を入 20 力されたアナログ信号と比較する複数の比較器とを含 み、切り替え手段は、基準電圧発生回路により発生され る複数の基準電圧を可変に設定する可変部を含むもので ある。

【0074】この場合、基準電圧発生回路により発生さ れる基準電圧を変更することにより、基準電圧の電圧レ ンジを変更することができる。それにより、アナログー デジタル変換器のフルスケールレンジを容易に切り替え ることができる。

【0075】(15)第15の発明

第15の発明に係るアナログ-デジタル変換回路は、第 5の発明に係るアナログーデジタル変換回路の構成にお いて、最終段の回路を除く少なくとも1段の回路のデジ タル-アナログ変換器は、基準電圧を発生する基準電圧 発生回路と、共通の端子に接続される複数の容量と、基 準電圧発生回路と複数の容量との間に接続され、入力さ れるデジタル信号に応じて基準電圧発生回路により発生 された基準電圧を複数の容量にそれぞれ与える複数のス イッチとを含み、切り替え手段は、基準電圧発生回路に ものである。

【0076】この場合、基準電圧発生回路により発生さ れる基準電圧を変更することにより、基準電圧の電圧レ ンジを変更することができる。それにより、デジタルー アナログ変換器のフルスケールレンジを容易に切り替え ることができる。

[0077]

【発明の実施の形態】(1)第1の実施の形態 図1は本発明の第1の実施の形態におけるパイプライン である。図1のアナログーデジタル変換回路は、10ビ ット4段パイプライン構成を有する。

14

【0078】図1において、アナログ-デジタル変換回 路1は、サンブルホールド回路2、1段目~4段目の回 路3~6、複数のラッチ回路7および出力回路8から構 成されている。

【0079】1段目(初段)の回路3は、切り替え可能 なフルスケールレンジを有するサブA/Dコンバータ9 a、D/Aコンバータ10、切り替え可能な利得を有す 10 る演算増幅回路 l l a 、減算回路 l 2 および演算増幅回 路13を備える。減算回路12および演算増幅回路13 が減算増幅回路14を構成する。2段目および3段目の 回路4,5は、サブA/Dコンバータ9、D/Aコンバ ータ10、演算増幅回路11、減算回路12および演算 増幅回路13を備える。減算回路12および演算増幅回 路13が減算増幅回路14を構成する。4段目(最終 段)の回路6は、サブA/Dコンバータ9のみを備え

【0080】図1のパイプライン型アナログーデジタル 変換回路1が図20の従来のアナログーデジタル変換回 路100と異なるのは、1段目の回路3に切り替え可能 なフルスケールレンジを有するサブA/Dコンバータ9 a および切り替え可能な利得を有する演算増幅回路11 aが用いられる点である。

【0081】ここでは、1段目の回路3内のサブA/D コンバータ9のフルスケールレンジは、アナログ入力信 号の電圧レンジがVIN。.。のときに、それと等しい電 圧レンジVIN。。 に切り替えられ、アナログ入力信号 の電圧レンジがVIN。-。 /2のときには、それと等し 30 い電圧レンジVIN。.。/2に切り替えられる。また、 1段目の回路3内の演算増幅回路11aの利得は、アナ ログ入力信号の電圧レンジがVIN。。のときには1倍 に切り替えられ、アナログ入力信号の電圧レンジがV I N_{.-}。/2のときには2倍に切り替えられる。

【0082】1段目~3段目の回路3~5内のD/Aコ ンバータ10のフルスケールレンジは固定され、2段目 ~4段目の回路4~6内のサブA/Dコンバータ9のフ ルスケールレンジは固定されている。また、1段目の回 路3内の演算増幅回路13および2段目および3段目の より発生される基準電圧を可変に設定する可変部を含む 40 回路3,4内の演算増幅回路11,13の利得は2であ る。

> 【0083】1段目の回路3は4ビット構成、2~4段 目の回路4~6はそれぞれ2ビット構成である。1~3 段目の回路3~5において、サブA/Dコンバータ9, 9 a およびD/Aコンパータ10のビット数 (ビット構 成) は同じに設定されている。

【0084】アナログ入力信号の電圧レンジがVIN 。... の場合における図1のアナログ-デジタル変換回路 1の動作および各部の電圧レンジは、図20のアナログ 型アナログーデジタル変換回路の構成を示すブロック図 50 ーデジタル変換回路100と同様である。

【0085】ととでは、アナログ入力信号の電圧レンジ がVIN。。 /2の場合における図1のアナログーデジ タル変換回路 1 の動作および各部の出力電圧レンジにつ いて説明する。

15

【0086】サンプルホールド回路2は、アナログ入力 信号Vinをサンプリングして一定時間保持する。サン プルホールド回路2から出力されたアナログ入力信号V inは、1段目の回路3へ転送される。

【0087】1段目の回路3において、サブA/Dコン 信号Vinに対してアナログーデジタル変換を行う。こ のときのサブA/Dコンバータ9aのフルスケールレン ジは、上記のようにVIN。.。/2に切り替えられてい* *** る。**

【0088】サブA/Dコンバータ9aのA/D変換結 果である上位4ビットのデジタル出力(2°,2°,2 ⁷ , 2°)は、D/Aコンバータ10へ転送されるとと もに、4つのラッチ回路7を介して出力回路8へ転送さ れる。D/Aコンバータ10は、サブA/Dコンバータ 9aのA/D変換結果である上位4ビットのデジタル出 力をアナログ信号に変換する。

【0089】D/Aコンバータ10のフルスケールレン バータ9aは電圧レンジ $V I N_{\bullet,\bullet} / 2$ のアナログ入力 10 ジは $V I N_{\bullet,\bullet}$ に固定されているので、D / Aコンバー タ10の正規出力電圧レンジは、次式のように表され る。

[0090]

(1段目の分解能 -1)×(D/Aコンバータ10のフルスケールレンジ)/

(1段目の分解能)

 $= (2^4 - 1) \times (V I N_{P-P}) / 2^4$

 $= 15 V I N_{P-P} / 16$

一方、演算増幅回路11aは、アナログ入力信号Vin をサンプリングして増幅および保持する。上記のよう に、アナログ入力信号の電圧レンジがVIN。。/2の ※20 【0091】

※場合には利得は2倍に切り替えられるので、演算増幅回 路11aの出力電圧レンジは次式のように表される。

(アナログ入力信号Vinの電圧レンジ)×(演算増幅回路11aの利得)

 $= (V I N_{n-n} / 2) \times 2$

 $= V I N_{\bullet - \bullet}$

減算増幅回路14は、演算増幅回路11aから出力され ★の出力は、2段目の回路4へ転送される。 たアナログ入力信号VinとD/Aコンバータ10のD /A変換結果とを減算して増幅する。減算増幅回路14★

【0092】1段目の減算増幅回路14の出力電圧レン ジは、次式のように表される。

((演算増幅回路11aの出力電圧レンジ)-(D/Aコンバータ10の正規

出力電圧レンジ))×(減算増幅回路14の利得)

 $= ((VIN_{p-p}) - (15VIN_{p-p} / 16)) \times 2$

 $= V I N_{p-p} / 8$

2段目の回路4においては、サブA/Dコンパータ9 が、1段目の回路3の減算増幅回路14の出力に対して A/D変換を行う。サブA/Dコンバータ9のA/D変 換結果は、D/Aコンパータ10へ転送されるととも に、3つのラッチ回路7を介して出力回路8へ転送され る。これにより、2段目の回路4から中上位2ビットの デジタル出力(2', 2')が得られる。

【0093】一方、演算増幅回路11は、1段目の回路 3の減算増幅回路14の出力を増幅する。減算増幅回路 14は、演算増幅回路11の出力とD/Aコンバータ1 0のD/A変換結果とを減算して増幅する。減算増幅回 路14の出力は、3段目の回路5へ転送される。

【0094】3段目の回路5においては、2段目の回路 4の減算増幅回路14の出力に対して2段目の回路4と 同様の動作が行われる。それにより、3段目の回路5か ら中下位2ビットのデジタル出力(21,21)が得ら れる。

【0095】4段目の回路6においては、3段目の回路 5の減算増幅回路14の出力に対してサブA/Dコンバ ータ9がA/D変換を行い、下位2ビットのデジタル出 50 【0099】したがって、回路設計の変更を行うことな

力(21, 2°)が得られる。

【0096】1段目~4段目の回路3~6のデジタル出 力は、各ラッチ回路7を経て同時に出力回路8に到達す る。すなわち、各ラッチ回路7は各回路3~6のデジタ ル出力の同期をとるために設けられている。

【0097】出力回路8は、アナログ入力信号Vinの 10ビットのデジタル出力Dou t を必要な場合はデジ タル補正処理後パラレル出力する。

【0098】上記のように、アナログ入力信号の電圧レ 40 ンジがVIN。。/2の場合には、1段目の回路3の演 算増幅回路11aの利得および1段目の回路3のサブA /Dコンバータ9aのフルスケールレンジを切り替える ことにより、1段目の回路3の減算増幅回路14から2 段目の回路5へ与えられる出力信号の電圧レンジは、ア ナログ入力信号の電圧レンジがVIN。.。の場合と同様 に、VIN。.。/8となる。それにより、アナログ入力 信号Vinの電圧レンジが半分になったにもかかわら ず、アナログ入力信号の電圧レンジは半分になる前と同 じデジタル出力が得られる。

16

く、アナログ入力信号の電圧レンジの変更に対応したア ナログーデジタル変換回路を提供することができる。

【0100】本実施の形態によれば、回路構成を変更す ることなく、差動ダブルエンド入力方式のアナログ-デ ジタル変換回路をシングルエンド入力方式のアナログー デジタル変換回路に変更することができる。

【0101】図2 (a), (b) は図1のアナログーデ **ジタル変換回路 I をそれぞれ差動ダブルエンド入力方式** およびシングルエンド入力方式に切り替える場合の設定 を示す図である。

【0102】図2(a)に示すように、差動ダブルエン ド入力時には、演算増幅回路11aの利得を1倍に切り 替え、サブA/Dコンバータ9aのフルスケールレンジ を2VIN。.., に切り替える。本例では、差動ダブルエ ンド入力のアナログ入力信号V i nの正側アナログ入力 電圧Vin(+)は1.0Vから2.0Vの範囲で変化 し、負側アナログ入力電圧Vin(-)は2.0Vから $1.0\,\mathrm{V}$ の範囲で変化する。アナログ入力信号 $\mathrm{V}\,\mathrm{i}\,\mathrm{n}\,\mathrm{o}$ 電圧レンジは、次式のようになる。

[0103] $2VIN_{P-P} = \{Vin (+) -Vin \}$ (-)}の最大値-{Vin(+)-Vin(-)}の 最小値=2.0[V]

この場合、サブA/Dコンバータ9aの正側基準電圧V ref(+)は1.0Vから2.0Vの範囲で変化し、 負側基準電圧Vref(-)は2.0Vから1.0Vの 範囲で変化する。

【0104】図2(b)に示すように、シングルエンド 入力時には、演算増幅回路11aの利得を2倍に切り替 え、サブA/Dコンバータ9aのフルスケールレンジを 力のアナログ入力信号Vinの正側アナログ入力電圧V in (+)は1.0Vから2.0Vの範囲で変化し、負 側アナログ入力電圧V i n (-) は1.5 Vで一定であ る。アナログ入力信号Vinの電圧レンジは、次式のよ うになる。

 $[0105]VIN_{P-P} = {Vin(+) - Vin}$ (-)}の最大値-{Vin(+)-Vin(-)}の 最小値= 1. 0 [V]

この場合、サブA/Dコンバータ9aの正側基準電圧V ref(+)は1.0Vから2.0Vの範囲で変化し、 負側基準電圧Vref(-)は1.5Vで一定である。 【0106】このように、図1のアナログーデジタル変 換回路1においては、差動ダブルエンド入力方式をシン グルエンド入力方式に変更することによりアナログ入力 信号の電圧レンジが 1/2 になっても、回路構成の再設 計が不要となる。

【0107】また、シングルエンド入力のアナログ入力 信号の電圧レンジを1/2に変更する場合、および差動 ダブルエンド入力のアナログ入力信号の電圧レンジを1/2に変更する場合にも、回路構成の再設計が不要とな 50 【0116】とこでは、1段目の回路3内の減算増幅回

る。

【0108】とのようにして、同一のLSI(大規模集 積回路)において、アナログ入力信号、演算増幅回路の 出力、D/A変換回路の出力および減算増幅回路の出力 の電圧レンジをプログラマブルに変更することができ る。その結果、開発期間の短縮化を図ることができると ともに、低消費電力化を行うことも可能である。

18

【0109】(2)第2の実施の形態

図3は本発明の第2の実施の形態におけるバイブライン 10 型アナログーデジタル変換回路の構成を示すブロック図 である。図3のアナログ-デジタル変換回路1も、10 ビット4段パイプライン構成を有する。

【0110】図3において、アナログ-デジタル変換回 路1は、サンブルホールド回路2、1段目~4段目の回 路3~6、複数のラッチ回路7および出力回路8から構 成されている。

【0111】1段目の回路3は4ビット構成、2~4段 目の回路 $4\sim6$ はそれぞれ 2 ビット構成である。 $1\sim3$ 段目の回路3~5において、サブA/Dコンバータ9. 20 9 b および D / A コンバータ 1 0 , 1 0 b のビット数 (ビット構成) は同じに設定されている。

【0112】1段目(初段)の回路3は、サブA/Dコ ンバータ9、D/Aコンバータ10、演算増幅回路1 1、減算回路12および切り替え可能な利得を有する演 算増幅回路13aを備える。減算回路12および演算増 幅回路13aが減算増幅回路14aを構成する。

【0113】2段目および3段目の回路4,5は、切り 替え可能なフルスケールレンジを有するサブA/Dコン バータ9b、切り替え可能なフルスケールレンジを有す $VIN_{\mathfrak{g}_{-}}$ 。に切り替える。本例では、シングルエンド入 30 るD/Aコンバータ10b、演算増幅回路11、減算回 路12および演算増幅回路13を備える。減算回路12 および演算増幅回路13が減算増幅回路14を構成す る。4段目(最終段)の回路6は、切り替え可能なフル スケールレンジを有するサブA/Dコンバータ9bのみ を備える。

【0114】 ことでは、2段目~4段目のサブA/Dコ ンバータ9bが、図20の2段目~4段目のサブA/D コンバータ9の2倍の精度を有するものとする。以下、 2段目~4段目に2倍の精度を有するサブA/Dコンバ 40 - タ9 b を用いた場合のアナログ-デジタル変換回路 l の再設計について説明する。

【0115】1段目の回路3内の減算増幅回路14aの 利得は1倍と2倍とに切り替え可能である。また、2段 目~4段目の回路4~6内のサブA/Dコンバータ9 b のフルスケールレンジはVIN。.。 / 8とVIN。.。 / 16とに切り替え可能である。さらに、2段目および3 段目の回路4,5内のD/Aコンバータ10bのフルス ケールレンジはVIN。-。 /4 とVIN。-。 /8 とに切 り替え可能である。

路14aの利得を1倍に切り替える。また、2段目~4 段目の回路4~6内のサブA/Dコンバータ9bのフル スケールレンジをVIN。。/16に切り替え、2段目 および3段目の回路4.5内のD/Aコンパータ10b のフルスケールレンジをVIN。..。/8に切り替える。 1段目の回路3内のサブA/Dコンバータ9のフルスケ ールレンジはVIN。。である。また、2段目および3 段目の回路3,4内の演算増幅回路11,13の利得は 2である。

がVIN。こ。の場合における図1のアナログーデジタル 変換回路1の動作および各部の出力電圧レンジについて 説明する。

【0118】サンプルホールド回路2は、アナログ入力 信号Vinをサンプリングして一定時間保持する。サン ブルホールド回路2から出力されたアナログ入力信号V inは、1段目の回路3へ転送される。

*【0119】1段目の回路3において、サブA/Dコン バータ9は電圧レンジVIN。このアナログ入力信号V inに対してアナログーデジタル変換を行う。このとき のサブA/Dコンバータ9のフルスケールレンジはVI N₀₋。である。

【0120】サブA/Dコンバータ9のA/D変換結果 である上位4ビットのデジタル出力(2°, 2°, 2', 2')は、D/Aコンパータ10へ転送されると

ともに、4つのラッチ回路7を介して出力回路8へ転送 【0117】 ここでは、アナログ入力信号の電圧レンジ 10 される。 D/A コンバータ 10は、サブA/Dコンバー タ9のA/D変換結果である上位4ビットのデジタル出 力をアナログ信号に変換する。

> 【0121】D/Aコンバータ10のフルスケールレン ジは固定されているので、D/Aコンバータ10の正規 出力電圧レンジは、次式のように表される。

[0122]

 $(1段目の分解能-1) \times (D/A コンバータ10のフルスケールレンジ)/$

(1段目の分解能)

 $= (2^{4}-1) \times (V I N_{p-p}) / 2^{4}$

 $= 15 \text{ V I N}_{0.0} / 16$

一方、演算増幅回路11は、アナログ入力信号Vinを サンプリングして増幅および保持する。 演算増幅回路 1 1の利得は1倍であるので、演算増幅回路11の出力電※ ※圧レンジは次式のように表される。

[0123]

[0125]

(アナログ入力信号Vinの電圧レンジ)×(演算増幅回路11の利得)

 $= V I N_{p-p} \times 1$

 $= V I N_{p-p}$

減算増幅回路14aは、演算増幅回路11から出力され たアナログ入力信号VinとD/Aコンパータ10のD /A変換結果とを減算して増幅する。減算増幅回路14 30 の出力電圧レンジは、次式のように表される。 aの出力は、2段目の回路4へ転送される。 \star

★【0124】1段目の減算増幅回路14aの利得は1に 切り替えられているので、1段目の減算増幅回路14a

((演算増幅回路11の出力電圧レンジ)-(D/Aコンバータ10の正規出

☆る。

力電圧レンジ))×(減算増幅回路14aの利得)

 $= ((VIN_{p-p}) - (15VIN_{p-p} / 16)) \times 1$

 $= V I N_{\bullet-\bullet} / 16$

2段目の回路4においては、サブA/Dコンバータ9b が、1段目の回路3の減算増幅回路14aの出力に対し てA/D変換を行う。サブA/Dコンバータ9bのA/ D変換結果は、D/Aコンパータ10bへ転送されると される。

【0126】この場合、サブA/Dコンバータ9bは、 図20のサブA/Dコンバータ9の2倍の精度を有する ので、図20のサブA/Dコンバータ9の半分のフルス ケールレンジVIN。」、/16で2段目の回路4から中 上位2ビットのデジタル出力(2', 2')が得られ ☆

【0127】D/Aコンバータ10bは、サブA/Dコ ンバータ9bのA/D変換結果である中上位2ビットの デジタル出力をアナログ信号に変換する。

ともに、3つのラッチ回路7を介して出力回路8へ転送 40 【0128】D/Aコンバータ10bのフルスケールレ ンジは図20のD/Aコンバータ10の半分のVIN 。。 /8 に切り替えられているので、D/A コンバータ 10 bの正規出力電圧レンジは、次式のように表され

[0129]

(2段目の分解能-1)×(D/Aコンバータ10bのフルスケールレンジ)

/(2段目の分解能)

 $= (2^2 - 1) \times (V I N_{o-o} / 8) / 2^2$

 $= 3 V I N_{P-P} / 3 2$

21

一方、演算増幅回路11は、1段目の回路3の減算増幅 回路14aの出力を増幅する。上記のように、1段目の 回路3の減算増幅回路14aの利得は1に切り替えられ*

* ているので、演算増幅回路 1 1 a の出力電圧レンジは次 式のように表される。

22

[0130]

(1段目の減算増幅回路14aの出力電圧レンジ)×(演算増幅回路11の利

得)

= $(V I N_{p-p} / 16) \times 2$ $= V I N_{P-P} / 8$

減算増幅回路14は、演算増幅回路11の出力とD/A ※される。

コンバータ10bのD/A変換結果とを減算して増幅す

【0131】2段目の減算増幅回路14の出力電圧レン る。減算増幅回路14の出力は、3段目の回路5へ転送※10 ジは、次式のように表される。

((演算増幅回路11の出力電圧レンジ) - (D/Aコンバータ10bの正規

出力電圧レンジ))×(減算増幅回路14の利得)

= $((V I N_{p-p} / 8) - (3 V I N_{p-}, / 3 2)) \times 2$

 $= V I N_{-} / 16$

3段目の回路5においては、2段目の回路4の減算増幅 回路14の出力に対して2段目の回路4と同様の動作が 行われる。この場合、サブA/Dコンバータ9bは、図 20のサブA/Dコンバータ9の2倍の精度を有するの で、図20のサブA/Dコンバータ9の半分のフルスケ ールレンジVIN。.。/16で3段目の回路5から中下 20 る。 位2ビットのデジタル出力(2³, 2³)が得られる。 各部の出力電圧レンジは、2段目の回路4と同様であ る。

【0132】4段目の回路6においては、3段目の回路 5の減算増幅回路14の出力に対してサブA/Dコンバ ータ9 b がA/D変換を行う。この場合、サブA/Dコ ンバータ9 bは、図2 0 のサブA/Dコンバータ9の2 倍の精度を有するので、図20のサブA/Dコンバータ 9の半分のフルスケールレンジVIN,..。/16で4段 目の回路6から下位2ビットのデジタル出力(21,230 が得られる。

【0133】1段目~4段目の回路3~6のデジタル出 力は、各ラッチ回路7を経て同時に出力回路8に到達す る。すなわち、各ラッチ回路7は各回路3~6のデジタ ル出力の同期をとるために設けられている。

【0134】出力回路8は、アナログ入力信号Vinの 10ビットのデジタル出力Doutを必要な場合はデジ タル補正処理後パラレル出力する。

【0135】上記のように、図3のアナログーデジタル 変換回路 1 では、2 倍の精度を有するサブA / D コンバ 40 端子、反転出力端子、非反転入力端子および非反転出力 ータ9 b を用いることにより、2段目以降の回路4~6 の各部の電圧レンジが図20のアナログーデジタル変換 回路100の半分になったにもかかわらず、電圧レンジ が半分になる前と同じデジタル出力が得られる。

【0136】との場合、電圧レンジを2倍の精度を有す るサブA/Dコンバータ9bに最適化して半分に設定す ることにより、各段の回路3~6を流れる電流の交流成 分が減少する。それにより、回路設計の変更を行うこと なく、電圧レンジを最適化することにより消費電流が低★ ★減化されたアナログーデジタル変換回路を提供すること ができる。

【0137】(3)各部の回路構成

図4は図1のアナログ-デジタル変換回路1における演 算増幅回路 1 1 a の構成の第 1 の例を示す回路図であ

【0138】図4の演算増幅回路11aは、演算増幅器 110、容量値切り替え回路111,112、コンデン サ113, 114およびスイッチ115~122を含 む。スイッチ115~122は、例えばMOS(金属酸 化物半導体)トランジスタにより構成される。

【0139】演算増幅器110の反転入力端子と反転出 力端子との間にフィードバック容量として容量値切り替 え回路111が接続され、非反転入力端子と非反転出力 端子との間にフィードバック容量として容量値切り替え 回路112が接続されている。また、演算増幅器110 の反転入力端子に入力容量としてコンデンサ113が接 続され、非反転入力端子に入力容量としてコンデンサー 14が接続されている。

【0140】正側アナログ入力電圧Vin(+) および 中間基準電圧VRT1がそれぞれスイッチ115,11 6を介してコンデンサ113に与えられる。また、負側 アナログ入力電圧Vin(-)および中間基準電圧VR T1がそれぞれスイッチ117, 118を介してコンデ ンサ114に与えられる。演算増幅器110の反転入力 端子は、それぞれスイッチ119,120,121,1 22を介して接地されている。

【0141】 ここで、コンデンサ113, 114の容量 値をそれぞれCAとし、容量値切り替え回路111,1 12の容量値をそれぞれCBとすると、演算増幅器11 0の反転出力端子の正側アナログ出力電圧Vo(+)お よび非反転出力端子の負側アナログ出力電圧Vo (-) は次式のようになる。

[0142]

 $Vo(+) = (Vin(+) - VRT1) \cdot (CA/CB)$

24

 $V_0(-) = (V_{in}(-) - VRT1) \cdot (CA/CB)$ $\Delta V_0 = V_0 (+) - V_0 (-)$

 $= (V i n (+) - V i n (-)) \cdot (CA/CB)$

したがって、容量値切り替え回路111,112の容量 値CBを切り替えることにより、演算増幅回路11aの 利得を切り替えることができる。

23

【0143】図5は図1のアナログーデジタル変換回路 1における演算増幅回路11aの構成の第2の例を示す 回路図である。

【0144】図5の演算増幅回路11aは、演算増幅器 10 110、コンデンサ123,124、容量値切り替え回 路125, 126およびスイッチ115~122を含

【0145】演算増幅器110の反転入力端子と反転出 力端子との間にフィードバック容量としてコンデンサ1 23が接続され、非反転入力端子と非反転出力端子との 間にフィードバック容量としてコンデンサ124が接続 されている。また、演算増幅器110の反転入力端子に 入力容量として容量値切り替え回路125が接続され、

非反転入力端子に入力容量として容量値切り替え回路1*20 【0148】

*26が接続されている。

【0146】正側アナログ入力電圧Vin(+)および 中間基準電圧VRT1がそれぞれスイッチ115,11 6を介して容量値切り替え回路125に与えられる。ま た、負側アナログ入力電圧Vin(-)および中間基準 電圧VRT1がそれぞれスイッチ117, 118を介し て容量値切り替え回路126に与えられる。演算増幅器 110の反転入力端子、反転出力端子、非反転入力端子 および非反転出力端子は、それぞれスイッチ119,1 20, 121, 122を介して接地されている。

【0147】 ここで、容量値切り替え回路125,12 6の容量値をそれぞれCCとし、コンデンサ123,1 24の容量値をそれぞれCDとすると、演算増幅器11 0の反転出力端子の正側アナログ出力電圧Vo(+)お よび非反転出力端子の負側アナログ出力電圧Vo(-) は次式のようになる。

 $Vo(+) = (Vin(+) - VRT1) \cdot (CC/CD)$

 $Vo(-) = (Vin(-) - VRT1) \cdot (CC/CD)$

 $\Delta V \circ = V \circ (+) - V \circ (-)$

 $= (V i n (+) - V i n (-)) \cdot (CC/CD)$

したがって、容量値切り替え回路125,126の容量 値CCを切り替えることにより、演算増幅回路11aの 利得を切り替えることができる。

【0149】図6~図11は演算増幅回路11aの具体 的な回路構成の第1~第6の例を示す回路図である。

【0150】図6~図11において、コンデンサCa, Cb、Ccの各々は等しい容量値Cを有するものとす る。また、mを任意の正の整数とする。

【0151】図6の例では、演算増幅器110の反転入 力端子と反転出力端子との間にm個のコンデンサCaの 並列回路とスイッチSaとが直列に接続され、かつm個 のコンデンサCaの並列回路が接続されている。こと で、mは任意の正の整数である。同様に、演算増幅器1 10の非反転入力端子と非反転出力端子との間にm個の コンデンサCaの並列回路とスイッチSaとが直列に接 続され、かつm個のコンデンサCaの並列回路が接続さ れている。また、演算増幅器110の反転入力端子に2 m個のコンデンサCbが接続され、非反転入力端子に2 m個のコンデンサCbが接続されている。

【0152】正側アナログ入力電圧Vin(+)がそれ ぞれスイッチS1を介して反転入力端子側の2m個のコ ンデンサCbに与えられる。また、負側アナログ入力電 圧Vin(-)がそれぞれスイッチS1を介して非反転 入力端子側のコンデンサCbに与えられる。 高電位側基 準電圧VRTがそれぞれスイッチS2を介して反転入力 端子側のm個のコンデンサCbおよび非反転入力端子側 50 が2mCとなり、スイッチSaをオフにすると、フィー

のm個のコンデンサCbに与えられ、低電位側基準電圧 VRBがそれぞれスイッチS2を介して非反転入力端子 側のm個のコンデンサCbおよび非反転入力端子側のm 個のコンデンサCbに与えられる。

【0153】本例では、入力容量の値は2mCである。 30 スイッチSaをオンにすると、フィードバック容量の値 が2mCとなり、スイッチSaをオフにすると、フィー ドバック容量の値がmCとなる。したがって、差動ダブ ルエンド入力時には、スイッチSaをオンに切り替える ことにより利得が1倍となり、シングルエンド入力時に は、スイッチSaをオフに切り替えることにより利得が 2倍となる。

【0154】図7の例では、演算増幅器110の反転入 力端子と反転出力端子との間に2m個のコンデンサCa の並列回路と2m個のコンデンサCcの並列回路とが直 列に接続され、かつコンデンサCcに並列にスイッチS aが接続されている。同様に、演算増幅器110の非反 転入力端子と非反転出力端子との間に2m個のコンデン サCaの並列回路と2m個のコンデンサCcの並列回路 とが直列に接続され、かつコンデンサCcに並列にスイ ッチSaが接続されている。図7の演算増幅回路11a の他の部分の構成は、図6の演算増幅回路11aと同様 である。

【0155】本例では、入力容量の値は2mCである。 スイッチSaをオンにすると、フィードバック容量の値

ドバック容量の値がmCとなる。したがって、差動ダブ ルエンド入力時には、スイッチSaをオンに切り替える ことにより利得が1倍となり、シングルエンド入力時に は、スイッチSaをオフに切り替えることにより利得が 2倍となる。

【0156】図8の例では、演算増幅器110の反転入 力端子と反転出力端子との間に2m個のコンデンサCa の並列回路と2m個のコンデンサCcの並列回路とが直 列に接続され、かつコンデンサCaに並列にスイッチS 転入力端子と非反転出力端子との間に2m個のコンデン サCaの並列回路と2m個のコンデンサCcの並列回路 とが直列に接続され、かつコンデンサCaに並列にスイ ッチSaが接続されている。図8の演算増幅回路11a の他の部分の構成は、図6の演算増幅回路11aと同様 である。

【0157】本例では、入力容量の値は2mCである。 スイッチSaをオンにすると、フィードバック容量の値 が2mCとなり、スイッチSaをオフにすると、フィー ドバック容量の値がmCとなる。したがって、差動ダブ ルエント入力時には、スイッチSaをオンに切り替える ことにより利得が1倍となり、シングルエンド入力時に は、スイッチSaをオフに切り替えることにより利得が 2倍となる。

【0158】図9の例では、演算増幅器110の反転入 力端子と反転出力端子との間にm個のコンデンサCaの 並列回路が接続されている。同様に、演算増幅器110 の非反転入力端子と非反転出力端子との間にm個のコン デンサCaの並列回路が接続されている。また、演算増 幅器110の反転入力端子に2m個のコンデンサCbが 接続され、非反転入力端子に2m個のコンデンサCbが 接続されている。

【0159】正側アナログ入力電圧Vin (+) がそれ ぞれスイッチS1,S1aを介して反転入力端子側の2 m個のコンデンサCb に与えられる。また、負側アナロ グ入力電圧Vin(-)がそれぞれスイッチS1, S1 a を介して非反転入力端子側のコンデンサCbに与えら れる。高電位側基準電圧VRTがそれぞれスイッチS 2. S2aを介して反転入力端子側のm個のコンデンサ C b および非反転入力端子側のm個のコンデンサC b に 40 与えられ、低電位側基準電圧VRBがそれぞれスイッチ S2, S2 aを介して非反転入力端子側のm個のコンデ ンサC b および非反転入力端子側のm個のコンデンサCbに与えられる。

【0160】本例では、フィードバック容量の値はmC である。スイッチS1a,S2aをオンにすると、入力 容量の値が2mCとなり、スイッチSla,S2aをオ フにすると、入力容量の値がmCとなる。したがって、 差動ダブルエンド入力時には、スイッチSla,S2a

ルエンド入力時には、スイッチS1a,S2aをスイッ チS1,S2と同様にスイッチング動作することにより 利得が2倍となる。

26

【0161】図10の例では、演算増幅器110の反転 入力端子と反転出力端子との間にm個のコンデンサC a の並列回路が接続されている。同様に、演算増幅器11 0の非反転入力端子と非反転出力端子との間にm個のコ ンデンサCaの並列回路が接続されている。また、演算 増幅器110の反転入力端子に2m個のコンデンサCc aが接続されている。同様に、演算増幅器 1 1 0 の非反 1 0 の並列回路が接続され、コンデンサC c の並列回路に 2m個のコンデンサCbが接続され、コンデンサCcに並 列にスイッチSaが接続されている。また、非反転入力 端子に2m個のコンデンサCcの並列回路が接続され、 コンデンサCcの並列回路に2m個のコンデンサCbが 接続され、コンデンサCcに並列にスイッチSaが接続 されている。図10の演算増幅回路11aの他の部分の 構成は、図6の演算増幅回路11aと同様である。

【0162】本例では、フィードバック容量の値はmC である。スイッチSaをオンにすると、入力容量の値が 2mCとなり、スイッチSaをオフにすると、入力容量 の値がmCとなる。したがって、差動ダブルエンド入力 時には、スイッチSaをオフにすることにより利得が1 倍となり、シングルエンド入力時には、スイッチSaを オンにすることにより利得が2倍となる。

【0163】図11の例では、演算増幅器110の反転 入力端子と反転出力端子との間にm個のコンデンサC a の並列回路が接続されている。同様に、演算増幅器11 0の非反転入力端子と非反転出力端子との間にm個のコ ンデンサCaの並列回路が接続されている。また、演算 増幅器110の反転入力端子に2m個のコンデンサCc の並列回路が接続され、コンデンサCcの並列回路に2 m個のコンデンサCbが接続され、コンデンサCbに並 列にスイッチSaが接続されている。また、非反転入力 端子に2 m個のコンデンサC c の並列回路が接続され、 コンデンサCcの並列回路に2m個のコンデンサCbが 接続され、コンデンサCbに並列にスイッチSaが接続 されている。図11の演算増幅回路11aの他の部分の 構成は、図6の演算増幅回路11aの構成と同様であ る。

【0164】本例では、フィードバック容量の値はmC である。スイッチSaをオンにすると、入力容量の値が 2mCとなり、スイッチSaをオフにすると、入力容量 の値がmCとなる。したがって、差動ダブルエンド入力 時には、スイッチSaをオフにすることにより利得が1 倍となり、シングルエンド入力時には、スイッチSaを オンにすることにより利得が2倍となる。

【0165】図6~図11の演算増幅回路11aにおい て、上記のように、スイッチSaはMOSトランジスタ により構成される。それにより、スイッチSaが接続さ を常にオフにすることにより利得が1倍となり、シング 50 れるノードにはMOSトランジスタの拡散容量が付加さ

れ、スイッチSaのオン時にはゲート容量が付加され る。演算増幅器110の反転入力端子または非反転入力 端子に容量が付加されると、演算増幅回路11aの動作 速度が低下する。

【0166】図6および図7の例では、スイッチSaが 演算増幅器110の反転出力端子および非反転出力端子 に接続されている。それにより、演算増幅回路11aの 動作速度が低下しない。したがって、図6および図7の 例が好ましい。

【0167】また、スイッチSaがコンデンサに並列に 10 接続された場合、スイッチSaのオン時にオン抵抗が存 在するため、コンデンサの容量を完全に切り離すことが できない。

【0168】図6の例では、スイッチSaがコンデンサ Caに直列に接続されかつスイッチSaが演算増幅器1 10の反転出力端子および非反転出力端子に接続されて いる。それにより、スイッチSaのオン時に、コンデン サCaの容量を完全に切り離すことができる。したがっ て、図6の例が最も好ましい。

【0169】また、図9の例では、スイッチSla, S 20 2aがコンデンサCbよりも入力側に接続されている。 逆に、コンデンサCbがスイッチSla, S2aよりも 入力側に接続されている場合、スイッチSla、Sla がオフ状態に設定されても、コンデンサCbの寄生容量 が充電される。それにより、利得の設定時に、寄生容量 を考慮する必要が生じ、寄生容量のばらつきにより利得 がばらつくことになる。図9の例のように、スイッチS 1a, S2aがコンデンサCbよりも入力側に接続され ることにより、スイッチS1a,S2aがオフ状態に設 定された場合にスイッチS1a,S2aによりコンデン 30 子にはコンデンサC2が接続されている。コンデンサC サCbが寄生容量とともに切り離される。したがって、 図9の例では、利得の設定時にコンデンサCbの寄生容 量を考慮する必要がなくなり、寄生容量のばらつきによ る利得のばらつきがなくなる。

【0170】図12は図1のアナログーデジタル変換回 路1におけるサブA/Dコンバータ9aの構成の第1の 例を示す回路図、図13は図12のサブA/Dコンバー タ9aに用いられるコンパレータの構成を示す回路図で ある。

【0171】図12において、サブA/Dコンバータ9 aは、基準電圧を発生する基準電圧発生回路92,93 a、93bおよび複数のコンパレータ90を備える。

【0172】基準電圧発生回路92は、直列に接続され た複数の抵抗Rからなる。基準電圧発生回路93aは、 直列に接続された複数の抵抗Rからなる。基準電圧発生 回路93bは、直列に接続された複数の抵抗R1からな る。複数の抵抗Rは等しい抵抗値を有し、複数の抵抗R 1は等しい抵抗値を有する。

【0173】基準電圧発生回路92は、高電位側基準電

Bを受けるノードN92との間に接続されている。基準 電圧発生回路93aは、高電位側基準電圧VRTを受け るノードN93と低電位側基準電圧VRBを受けるノー ドN94との間に、スイッチS24、S25を介して接 続されている。基準電圧発生回路93bは、高電位側基 準電圧VRTを受けるノードN93と低電位側基準電圧 VRBを受けるノードN94との間に接続されている。 基準電圧発生回路93aの中間ノードN95と基準電圧 発生回路93bの中間ノードN96との間には、スイッ チS26が接続されている。

【0174】基準電圧発生回路92の抵抗R間の接続点 にそれぞれ異なる基準電圧が生成される。同様に、基準 電圧発生回路93aの抵抗R間の接続点にそれぞれ異な る基準電圧が生成される。ととでは、基準電圧発生回路 92により得られる異なる基準電圧を正側基準電圧Vr ef(+)と呼ぶ。基準電圧発生回路93aにより得ら れる異なる基準電圧を負側基準電圧Vref(-)と呼

【0175】基準電圧発生回路93bの中間ノードN9 6には、高電位側基準電圧VRTと低電位側基準電圧V RBとの中間の電圧である中間基準電圧VRT1(= (VRT-VRB) / 2) が生成される。

【0176】図13に示すように、各コンパレータ90 は、演算増幅器91、コンデンサC1、C2およびスイ ッチS13~S18を含む。演算増幅器91の反転入力 端子と反転出力端子との間にスイッチS13が接続さ れ、非反転入力端子と非反転出力端子との間にスイッチ S14が接続されている。また、演算増幅器91の反転 入力端子にはコンデンサClが接続され、非反転入力端 1にはスイッチS15, S16が接続され、コンデンサ C2にはスイッチS17, S18が接続されている。な お、図12では、各コンパレータ90のスイッチS1 3、S14の図示を省略している。

【0177】正側アナログ入力電圧Vin(+)および 正側基準電圧Vref(+)がそれぞれスイッチS1 5, S16を介してコンデンサC1に与えられる。ま た、負側アナログ入力電圧Vin(-)および負側基準 電圧Vref(-)がそれぞれスイッチS17, S18 40 を介してコンデンサC2に与えられる。

【0178】初期状態では、スイッチS13, S14, S15, S17がオンし、スイッチS16, S18がオ フしている。次に、スイッチS13, S14をオフした 後、スイッチS15,S17をオフし、スイッチS1 6, S18をオンする。スイッチS13, S14をオフ した時点で、演算増幅器91の反転入力端子および非反 転入力端子がフローティング状態となっているので、反 転入力端子の電圧が(Vin(+)-Vref(+)) 遷移し、非反転入力端子の電圧が(Vin(-)-Vr EVRTを受けるノードN91と低電位側基準電EVR 50 ef(-)) 遷移する。結果的に、差動アナログ入力電 圧 (Vin (+) - Vin (-)) と差動基準電圧 (V ref(+)-Vref(-))とが比較され、比較結 果に応じて正側アナログ出力電圧Vout(+)および 負側アナログ出力電圧Vout (-)が変化する。

【0179】図12の複数のコンパレータ90の比較結 果をエンコーダ950によってエンコードすることによ り、デジタルコードDcodeを得ることができる。

【0180】図12のサブA/Dコンバータ9aにおい て、差動ダブルエンド入力時には、スイッチS24, S 25をオンし、スイッチS26をオフする。それによ り、各コンパレータ90のコンデンサC2にスイッチS 18を介して基準電圧発生回路93aによりそれぞれ異 なる負側基準電圧Vref (-) が与えられる。シング ルエンド入力時には、スイッチS24、S25をオフ し、スイッチS26をオンにする。それにより、各コン バレータ90のコンデンサC2にスイッチS18を介し て基準電圧発生回路93bにより中間基準電圧VRT1 が与えられる。

【0181】 このようにして、サブA/Dコンバータ9 aにおいて、フルスケールレンジが切り替えられる。 【0182】なお、基準電圧発生回路93bを設けず に、スイッチS26を基準電圧発生回路93aの中間ノ ードN95と基準電圧発生回路92の中間ノードとの間 に接続してもよい。

【0183】図14は図1のアナログーデジタル変換回 路1におけるサブA/Dコンバータ9aの構成の第2の 例を示す回路図、図15は図14のサブA/Dコンバー タ9 a に用いられるコンパレータの構成を示す回路図で ある。

【0184】図14において、基準電圧発生回路93a の中間ノードN95と基準電圧発生回路93bの中間ノ ードN96との間には、図12のスイッチS26が接続 されていない。

【0185】図15に示すように、各コンパレータ90 は、演算増幅器91、コンデンサC1、C2およびスイ ッチS13~S18を含み、さらにスイッチS21、S 22を含む。スイッチS21の一端はコンデンサC1に 接続され、スイッチS21の他端は開放されている。ス イッチS22の一端はコンデンサC2に接続され、他端 は図14の基準電圧発生回93bの中間ノードN96に 40 電圧発生回路95の抵抗R間の接続点にそれぞれ異なる 接続されている。図15のコンパレータ90の他の部分 の構成は、図13のコンパレータ90の構成と同様であ

【0186】基準電圧発生回93 bにより中間基準電圧 VRT1がスイッチS22を介してコンデンサC2に与 えられる。

【0187】差動ダブルエンド入力時の図15のコンパ レータ90の動作は、図13のコンバレータ90の動作 と同様である。とのとき、スイッチS21、S22は常

S18の代わりにスイッチS22を動作させる。このと き、スイッチS21は常時オフしている。

【0188】図14のサブA/Dコンバータ9aにおい て、差動ダブルエンド入力時には、スイッチS24,S 25をオンする。このとき、スイッチS21, S22は 常時オフにする。それにより、各コンパレータ90のコ ンデンサC2にスイッチS18を介して基準電圧発生回 路93aによりそれぞれ異なる負側基準電圧Vref (-)が与えられる。シングルエンド入力時には、スイ

10 ッチS24, S25をオフし、スイッチS18の代わり にスイッチS22を動作させる。このとき、スイッチS 21は常時オフしている。それにより、各コンパレータ 90のコンデンサC2にスイッチS22を介して基準電 圧発生回路93 bにより中間基準電圧VRT1が与えら れる。

【0189】このようにして、サブA/Dコンバータ9 aにおいて、フルスケールレンジが切り替えられる。 【0190】なお、各コンパレータ90にスイッチS2

1を設けなくてもよいが、コンパレータ90の回路構成 20 の対称性を確保するためには、スイッチS21を設ける ことが好ましい。

【0191】図16は図3のアナログーデジタル変換回 路1における2段目の回路4内のサブA/Dコンバータ 9bの回路図である。図16のサブA/Dコンバータ9 bは全並列比較 (フラッシュ) 方式サブA/Dコンバー タである。

【0192】サブA/Dコンバータ9bは、基準電圧を 発生する基準電圧発生回路94,95および複数個のコ ンパレータ90から構成される。基準電圧発生回路9

4,95の各々は、抵抗R2、2n個の抵抗Rおよび抵 抗R3からなる。抵抗R2、R3はそれぞれ抵抗Rのn 倍の抵抗値を有する。抵抗R2、2n個の抵抗Rおよび 抵抗R3は、高電位側基準電圧VRT2を受けるノード N97と低電位側基準電圧VRB2を受けるノードN9 8との間に接続されている。抵抗R2の両端にはスイッ チS28が接続され、抵抗R3の両端にはスイッチS2 9が接続されている。

【0193】基準電圧発生回路94の抵抗R間の接続点 にそれぞれ異なる基準電圧が生成される。同様に、基準 基準電圧が生成される。ここでは、基準電圧発生回路9 4により得られる異なる基準電圧を正側基準電圧Vre f(+)と呼ぶ。基準電圧発生回路95により得られる 異なる基準電圧を負側基準電圧Vref(-)と呼ぶ。 【0194】正側アナログ入力電圧Vin(+) および 正側基準電圧Vref(+)がそれぞれスイッチS1 5, S16を介して各コンパレータ90のコンデンサC 1に与えられる。また、負側アナログ入力電圧Vin (-) および負側基準電圧Vref(-) がそれぞれス 時オフしている。シングルエンド入力時には、スイッチ 50 イッチS17,S18を介して各コンパレータ90のコ

ンデンサC2に与えられる。図16のコンパレータ90の構成および動作は、図13のコンパレータ90の構成および動作と同様である。

【0195】 CCで、高電位側基準電圧VRT2と低電位側基準電圧VRB2との差はVIN, 2000 / 8に設定される。基準電圧発生回路95、96のスイッチS28、S29がオフの場合には、フルスケールレンジはVIN 1000 / 16である。また、スイッチS28、S29をオンにすると、フルスケールレンジはVIN, 2000 / 200

【0196】図17は図3のアナログーデジタル変換回路1における2段目の回路4内のD/Aコンバータ10の回路図である。図17のD/Aコンバータ10は容量アレイ方式D/Aコンバータである。

【0197】D/Aコンバータ10は、基準電圧を発生する基準電圧発生回路96、アレイ状に接続されたそれぞれ複数個の正側のスイッチS51、S52、複数個の負側のスイッチS53、S54、複数個の正側コンデンサC50、および複数個の負側コンデンサC51から構成される。

【0198】基準電圧発生回路96は、抵抗R4、複数個の抵抗Rおよび抵抗R5からなる。抵抗R4、R5は、複数個の抵抗Rの合計の抵抗値の半分の抵抗値を有する。抵抗R4、複数個の抵抗Rおよび抵抗R5は、高電位側基準電圧VRT3を受けるノードN101と低電位側基準電圧VRB3を受けるノードN102との間に直列に接続されている。抵抗R4の両端にはスイッチS30が接続されている。抵抗R5の両端にはスイッチS31が接続されている。

【0199】コンデンサC50、C51はすべて同じ容量値を有する。コンデンサC50の一方の端子(以下、出力端子と呼ぶ)N111からは差動正側出力電圧VDA(+)が生成され、コンデンサC51の一方の端子(以下、出力端子という)N112からは差動負側出力電圧VDA(-)が生成される。なお、各コンデンサC50、C51の他方の端子を入力端子と呼ぶ。

【0200】各スイッチS51の一方の端子は抵抗R4 と抵抗Rとの間のノードN103に接続され、他方の端 子はコンデンサC50の入力端子に接続されている。各 スイッチS52の一方の端子は抵抗R5と抵抗Rとの間 のノードN104に接続されている。各 C50の入力端子に接続されている。各スイッチS53 の一方の端子は抵抗R4と板抗Rとの間のノードN10 3に接続されている。各スイッチS53 の一方の端子は抵抗R4と抵抗Rとの間のノードN10 3に接続されている。各スイッチS54の一方の端子は 抵抗R5と抵抗Rとの間のノードN104に接続され、 他方の端子はコンデンサC51の入力端 ですりしから出力さいる。 につ207】図3の演算 利力されるき それぞれスイッチ135 の10207】図3の演算 でもれるとしまれる。また れる負側アナログ出力間 バータ10bから出力さいる。また れる負側アナログ出力間 バータ10bから出力さいる。また なりまする。また なりまする。また なりまする。 ですりまする。 でカリカラの場子は がよれている。 の10207】図3の演算 ですれスイッチ135 の20207】図3の演算 でもでれスイッチ135 の20207】図3の演算 でもでも、スイッチ135 の20207】図3の演算 でもでも、スイッチ135 の20207】図3の演算 でもでも、スイッチ135 の20207】図3の演算 ですれると でもでも、スイッチ135 ですりまする。 でカリカラの場子に対して でカリカラの場子に でカリカラの場子、 でカリカーの でありの でありの でかりの でかり 32

【0201】スイッチS51、S52、S53、S54は、図16のサブA/Dコンバータ9bのコンパレータ90の出力レベルに従ってオンオフ動作する。同じコンパレータ90の出力信号を受ける4個のスイッチS51、S52、S53、S54が4連スイッチを構成する。例えば、1つのコンパレータ90の出力がハイレベルの場合、4連スイッチのスイッチS51、S54がオンし、スイッチS52、S53がオフする。逆に、1つのコンパレータ90の出力がローレベルの場合、4連ス10イッチのスイッチS51、S54がオフし、スイッチS52、S53がオンする。

【0202】サブA/Dコンバータ9bの複数のコンバレータ90の出力レベルに応じて複数のスイッチS51、S52、S53、S54がオンオフ動作し、出力端子N111、N112に差動正側出力電圧VDA(+) および差動負側出力電圧VDA(-)が得られる。

【0203】 CCで、高電位側基準電圧VRT3と低電位側基準電圧VRB3との差はVIN。。/4に設定される。基準電圧発生回路96のスイッチS30、S3120がオフの場合には、フルスケールレンジはVIN。/8である。スイッチS30、S31をオンにすると、フルスケールレンジはVIN。/4となる。このようにして、D/Aコンバータ10bでは、フルスケールレンジを1倍と2倍とに切り替えることができる。

【0204】図18は図3のアナログーデジタル変換回路1における減算増幅回路14aの構成の第1の例を示す回路図である。

【0206】演算増幅器130の反転入力端子と反転出力端子との間にフィードバック容量として容量値切り替え回路131が接続され、非反転入力端子と非反転出力端子との間にフィードバック容量として容量値切り替え回路132が接続されている。また、演算増幅器130の反転入力端子に入力容量としてコンデンサ133が接続され、非反転入力端子に入力容量としてコンデンサ134が接続されている。

【0207】図3の演算増幅回路11から出力される正側アナログ出力電圧Vo(+)およびD/Aコンバータ10bから出力される差動正側出力電圧VDA(+)がそれぞれスイッチ135,136を介してコンデンサ133に与えられる。また、演算増幅回路11から出力される負側アナログ出力電圧Vo(-)およびD/Aコンバータ10bから出力される差動正側出力電圧VDA(-)がそれぞれスイッチ137,138を介してコンデンサ134に与えられる。演算増幅器130の反転入50力端子、反転出力端子、非反転入力端子および非反転出

34

力端子は、それぞれスイッチ139,140,141, 142を介して接地されている。

【0208】図18の減算増幅回路14aの動作は、図 4の演算増幅回路11aの動作と同様である。演算増幅 器130の反転出力端子および非反転出力端子からは次 段の回路4~与えられる正側アナログ入力電圧Vin (+) および負側アナログ入力電圧Vin(-) が得ら

【0209】ととで、容量値切り替え回路131,13 2の容量値を切り替えることにより、減算増幅回路14 aの利得を切り替えることができる。

【0210】図19は図3のアナログーデジタル変換回 路1における減算増幅回路14aの構成の第2の例を示 す回路図である。

【0211】図19の減算増幅回路14aは、演算増幅 器130、コンデンサ139、140、容量値切り替え 回路141,142およびスイッチ135~140を含

【0212】演算増幅器130の反転入力端子と反転出 力端子との間にフィードバック容量としてコンデンサ1 39が接続され、非反転入力端子と非反転出力端子との 間にフィードバック容量としてコンデンサ140が接続 されている。また、演算増幅器130の反転入力端子に 入力容量として容量値切り替え回路141が接続され、 非反転入力端子に入力容量として容量値切り替え回路 1 42が接続されている。

【0213】図3の演算増幅回路11から出力される正 側アナログ出力電圧Vo(+)およびD/Aコンバータ 10 bから出力される差動正側出力電圧VDA (+) が それぞれスイッチ135、136を介して容量値切り替 30 え回路141に与えられる。また、演算増幅回路11か ら出力される負側アナログ出力電圧Vo(-)およびD **/Aコンバータ10bから出力される差動正側出力電圧** VDA(-)がそれぞれスイッチ137,138を介し て容量値切り替え回路142に与えられる。演算増幅器 130の反転入力端子、反転出力端子、非反転入力端子 および非反転出力端子は、それぞれスイッチ139,1 40, 141, 142を介して接地されている。

【0214】図19の減算増幅回路14aの動作は、図 5の演算増幅回路11aの動作と同様である。演算増幅 40 器130の反転出力端子および非反転出力端子からは次 段の回路4〜与えられる正側アナログ入力電圧Vin (+) および負側アナログ入力電圧Vin(-)が得ら れる。

【0215】ここで、容量値切り替え回路141,14 2の容量値を切り替えることにより、減算増幅回路14 aの利得を切り替えることができる。

【0216】上記の実施の形態のスイッチSa, S1 a, S2a, S24, S25, S26, S28, S2 体) 電界効果トランジスタにより形成される。

【0217】上記実施の形態では、切り替え手段の切り 替え部としてスイッチSa, Sla, S2a, S24, S25, S26, S28, S29, S30, S31を用 いている。この場合には、製造時または使用時にスイッ FSa, Sla, S2a, S24, S25, S26, S 28, S29, S30, S31をオンまたはオフに切り 替えることができる。切り替え手段の切り替え部はスイ ッチに限定されない。例えば、切り替え部としてレーザ 10 により溶断可能なヒューズを用いてもよく、切り替え部 として最上層金属のパターニング用マスク切り替え部を 用いてもよい。

【0218】図20は切り替え部の他の例を示す回路図 である。図20の例では、図6の演算増幅回路11aの スイッチSaの代わりにヒューズFaを用いている。ヒ ューズFaは、例えばポリシリコンからなり、レーザに より溶断可能である。製造時に、ヒューズFaをレーザ を用いて溶断するか否かにより演算増幅回路11 aの利 得を切り替えることができる。

【0219】図21および図22は切り替え部のさらに 他の例を示す図であり、上部に平面図を示し、下部に断 面図を示す。

【0220】容量形成部C500において、下層金属L M1, LM2によりコンデンサの電極501, 502が 形成されている。また、下層金属LM1により電極50 7,508が形成されている。さらに、最上層金属UM により、所定間隔で電極512,513が形成されかつ 所定間隔で電極514,515が形成されている。電極 501はスルーホール503内の金属を介して電極51 2に接続され、電極502はスルーホール504内の金 属を介して電極514に接続されている。また、電極5 07はスルーホール505内の金属を介して電極512 に接続され、電極508はスルーホール506内の金属 を介して電極515に接続されている。

【0221】例えば、507は図6の演算増幅器110 の反転入力端子に接続され、電極508は図6の演算増 幅器110の反転出力端子に接続される。

【0222】電極501,502により容量形成部C5 00が形成され、電極512,513間および電極51 4,515間によりマスク切り替え部MSWがそれぞれ 形成される。容量形成ブロックC500は、例えば図6 のコンデンサCaに相当する。

【0223】製造時に、マスク切り替え部MSW上に配 置するマスクのパターンを変更することにより、電極5 12,513間および電極514,515間を接続状態 および遮断状態に切り替えることができる。

【0224】図21に示すように、電極512,513 間および電極514,515間に最上層金属UMにより 金属層510,511が形成されるようなマスクを用い 9, S30, S31は、例えばMOS(金属酸化物半導 50 ることにより、電極512, 513間および電極51

4,515間を接続することができる。

【0225】図22に示すように、電極512,513 間および電極514,515間に最上層金属UMにより 金属層が形成されないようなマスクを用いることによ り、電極512,513間および電極514,515間 を遮断することができる。

【0226】図21および図22の例では、容量形成部 C500の両方の端子にマスク切り替え部をそれぞれ設 けることにより、容量形成部C500を演算増幅器から 完全に切り離すことができる。

【0227】なお、本発明は、上記実施の形態に限定さ れず、アナログーデジタル変換回路の任意の段の回路に おいて、切り替え可能な利得を有する演算増幅回路、切 り替え可能な利得を有する減算増幅回路、切り替え可能 なフルスケールレンジを有するサブA/Dコンバータお よび切り替え可能なフルスケールレンジを有するD/A コンバータのうち少なくとも1つを用いてもよい。

【図面の簡単な説明】

【図1】本発明の第1の実施の形態におけるパイプライ ン型アナログ-デジタル変換回路の構成を示すブロック 20 示す平面図および断面図である。 図である。

【図2】図1のアナログーデジタル変換回路をそれぞれ 差動ダブルエンド入力方式およびシングルエンド入力方 式に切り替える場合の設定を示す図である。

【図3】本発明の第2の実施の形態におけるパイプライ ン型アナログ - デジタル変換回路の構成を示すブロック 図である。

【図4】図1のアナログーデジタル変換回路における演 算増幅回路の構成の第1の例を示す回路図である。

【図5】図1のアナログーデジタル変換回路における演 30 る。 算増幅回路の構成の第2の例を示す回路図である。

【図6】演算増幅回路の具体的な回路構成の第1の例を 示す回路図である。

【図7】演算増幅回路の具体的な回路構成の第2の例を 示す回路図である。

【図8】演算増幅回路の具体的な回路構成の第3の例を 示す回路図である。

【図9】演算増幅回路の具体的な回路構成の第4の例を 示す回路図である。

【図10】演算増幅回路の具体的な回路構成の第5の例 40 12 減算回路 を示す回路図である。

【図11】演算増幅回路の具体的な回路構成の第6の例 を示す回路図である。

【図12】図1のアナログーデジタル変換回路における サブA/Dコンバータの構成の第1の例を示す回路図で ある。

【図13】図12のサブA/Dコンパータに用いられる コンパレータの構成を示す回路図である。

【図14】図1のアナログーデジタル変換回路における サブA/Dコンバータの構成の第2の例を示す回路図で ある。

【図15】図14のサブA/Dコンバータに用いられる コンパレータの構成を示す回路図である。

【図16】図3のアナログーデジタル変換回路における 2段目の回路内のサブA/Dコンバータの回路図であ 10 る。

【図17】図3のアナログーデジタル変換回路における 2段目の回路内のD/Aコンバータの回路図である。

【図18】図3のアナログーデジタル変換回路における 減算増幅回路の構成の第1の例を示す回路図である。

【図19】図3のアナログーデジタル変換回路における 減算増幅回路の構成の第2の例を示す回路図である。

【図20】切り替え手段の切り替え部の他の例を示す回 路図である。

【図21】切り替え手段の切り替え部のさらに他の例を

【図22】切り替え手段の切り替え部のさらに他の例を 示す平面図および断面図である。

【図23】従来のアナログーデジタル変換回路を示すブ ロック図である。

【図24】図23のアナログーデジタル変換回路の減算 増幅回路の構成を示す回路図およびその減算増幅回路の 動作を説明するための図である。

【図25】図23のアナログーデジタル変換回路におい て用いられるサブA/Dコンバータの構成を示す図であ

【図26】差動ダブルエンド入力およびシングルエンド 入力におけるアナログーデジタル変換を説明するための 図である。

【符号の説明】

1 アナログーデジタル変換回路

3~6 1段目~4段目の回路

9, 9a, 9b サブA/Dコンバータ

10, 10b D/Aコンバータ

11, 13, 13a 演算增幅回路

14, 14a 減算增幅回路


VRT, VRT2, VRT3 高電位側基準電圧

VRB, VRB2, VRB3 低電位側基準電圧


VRT1 中間基準電圧


Sa, Sla, Slb, S24, S25, S26, S2 6, S28, S29, S30, S31 スイッチ


【図1】



[図2]









Vin(+) \$15 Vref (+) \$15 Vref (-) \$16 Vin(-) \$216 Vout (+) \$216 Vout (-) \$214

【図13】


【図3】





【図5】




【図6】











【図9】

















【図16】












Vin(-)

【図20】




【図24】








【図23】



【図25】 【図26】







フロントページの続き

(72)発明者 木村 安行

大阪府守口市京阪本通2丁目5番5号 三

洋電機株式会社内

(72)発明者 谷 邦之

大阪府守口市京阪本通2丁目5番5号 三

洋電機株式会社内

(72)発明者 和田 淳

大阪府守口市京阪本通2丁目5番5号 三

洋電機株式会社内

Fターム(参考) 5J022 AA15 AB01 AC02 BA01 BA05

CA10 CB06 CC01 CD03 CE01

CE08 CF02 CF07

THIS PAGE BLANK (USPTO)

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:		
☐ BLACK BORDERS		
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES		
FADED TEXT OR DRAWING		
BLURRED OR ILLEGIBLE TEXT OR DRAWING		
☐ SKEWED/SLANTED IMAGES		
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS		
GRAY SCALE DOCUMENTS		
LINES OR MARKS ON ORIGINAL DOCUMENT		
REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY		
OTHER:		

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.

THIS PAGE BLANK (USPTO)